READ MORE >>   Kisah Sukses

(Milis IA-ITB) Tim GARUDA ITB mencapai prestasi 5 besar dari 12 peserta dalam tahap final Final LSI Design Contest di Okinawa Jepang 5 Maret 2004. LSI Design Contest yang ketujuh itu diikuti 104 tim, 70 tim dari Jepang dan 34 tim dari luar Jepang. Negara yang pernah mengirimkan tim a.l. Korea, Mesir, Jerman dan Indonesia.

LSI (Large Scale Integration) adalah istilah yang biasa dipakai di Jepang untuk VLSI (Very Large Scale Integration) atau kebanyakan kita mengenalnya sebagai chip yang dalam peralatan elektronika (TV, radio, dsb) atau komputer biasanya berwarna hitam berkaki (pin) banyak. FPGA (Field Programmable Gate Array) adalah chip yang dapat dikonfigurasi untuk menjalankan fungsi tertentu tanpa perlu melewati proses semikonduktor yang rumit dan mahal.

Tim GARUDA ITB mendapatkan nilai overall 86,5 (peringkat kelima) dari 12 juri,
perinciannya 9+7+10+5+6+6+8,5+7+5+6+7+10. Peringkat keempat Tim Acel Aitsu University Jepang mendapat nilai overall 88, perinciannya
10+7+6+7+5+9+7+8+4+7+8+10. Peringkat ketiga Tim Kutarisuto Ryukyu University Naha Jepang mendapat nilai overall 90,3, perinciannya 9+8+8+8+7+6+8,3+6+6+8+9+7. Peringkat kedua Tim Hara Chiba University Jepang mendapat nilai overall 90,4, perinciannya 10+8+8+7+7+4+8,4+8+6+7+8+9. Peringkat pertama dalam nilai overall adalah Tim Shochu Osaka University Jepang mendapat 96,8, dengan perincian 10+7+10+8+8+8+8,8+8+6+7+8+8. Peringkat pertama nilai overall ini mendapat predikat Outstanding Design.

Nilai uniqueness tim GARUDA ITB adalah 82,5 (peringkat kelima) dengan perincian 10+7+10+5+6+5+8,5+5+4+7+7+8. Tim Kutarisuto Ryukyu University Jepang mendapat nilai uniqueness sbb.:9+7+7+8+6+6+8,2+4+5+8+8,5+6 jumlahnya 82,7 (peringkat keempat). Tim OIT Oita Tech. College Jepang mendapat nilai uniqueness dari 12 juri sbb.:10+7+7+5+5+8+7+5+5+6+8+10, jumlahnya 83 (peringkat ketiga). Tim Hara Chiba University Jepang mendapat Special Feature AWARD dengan nilai uniqueness sbb.: 9+7+7+8+8+3+8,3+8+5+6+8+8, jumlahnya 85,3. Tim ACEL Aitsu University Jepang mendapat Special Feature AWARD dengan nilai uniqueness sbb.:9+7+10+7+6+9+7,5+6+4+6+9+9, jumlahnya 89,5. Patut dicatat bahwa dalam nilai overall tim GARUDA ITB telah diberi nilai 10 oleh dua orang juri dari 12 juri demikian juga nilai uniqueness. Satu orang juri memberi nilai overall maksimum 10 (yang sama) untuk tim GARUDA ITB maupun tim yang mendapat predikat Outstanding Design. Juri terdiri dari guru besar berbagai universitas di Jepang, editor majalah Design Wave, Sony LSI Design Center, Design House Magna, seorang guru besar dari Korea dan seorang dari ITB Indonesia (penulis, juri nomer 7 ? dengan nilai persepuluhan). File berisi nilai (masih dalam kanji) dapat dilihat di
http://ic.vlsi.itb.ac.id/~ssarwono/EM6021/LSI_Design_Contest_2004/nilai.

Dari 12 peserta final hanya empat tim yang membawakan presentasi dalam bahasa Inggris yaitu tim Garuda ITB, tim dari Korea dan dua tim dari Jepang ? satu tim adalah Sulistiyo (alumni EL-ITB) dan satu tim lain orang Jepang. Demikian juga pertanyaan juri kebanyakan dalam bahasa Jepang, tetapi ketua panitia Wada Sensei menyediakan diri sebagai peterjemah spontan. Foto-foto yang diambil sebelum, selama dan sesudah final LSI Design Contest dapat dilihat di http://ic.vlsi.itb.ac.id/~ssarwono/EM6021/LSI_Design_Contest_2004/foto . Tim Garuda ITB mendapat giliran presentasi setelah Sarwono Sutikno memberikan pidato dalam bahasa Jepang (satu-satunya invited speech selain Symposium) dan istirahat.

Rendahnya nilai rancangan tim Garuda sudah diperkirakan pembimbing Sarwono Sutikno dan Mahmud Galela. Seperti tim C99-ITB yang masuk final tahun 2003, tim Garuda ITB juga tidak dapat menunjukkan hasil pengukuran langsung pada chip FPGA. Perangkat keras dan lunak FPGA Xilinx donasi dari Xilinx Inc baru tiba di Laboratoria Elektronika Teknik Elektro ITB pada tanggal 1 Maret 2004 pagi.

Setelah berkutat 36 jam mencoba perangkat lunak dan perangkat keras donasi Xilinx untuk implementasi dan pengukuran (testing) chip FPGA tim Garuda ITB menyerah karena harus sudah berangkat tanggal 3 Maret pagi dari Bandara Sukarno-Hatta. Perangkat FPGA Xilinx begitu kompleksnya sehingga memerlukan waktu untuk memahami pemakaiannya. Perancang Senior dari perusahaan Elektronika terkenal di Jepang menyatakan bahwa hal tersebut dikerjakan dalam waktu seminggu di bagian LSI Design Center-nya. Alhasil tim Garuda ITB hanya mempresentasikan hasil rancangan dan simulasinya saja dalam final 5 Maret 2004 yang lalu. Segi positif adalah masuk 5 besar dari 104 tim merupakan bukti mahasiswa Indonesia sanggup punya prestasi dan kreativitas!!! Demikain pula kemampuan dalam perancangan chip yang menggunakan matematika hingga (Finite Algebra, Galois Field).

Topik perancangan tahun ini adalah bagian terpenting dari Kripto Prosesor AES Rijndael, yaitu bagian yang menghitung Subbyte - invers dari Bilangan Hingga dua pangkat delapan, invers Galois Field dua pangkat delapan. AES (Advance Encryption Standard) adalah standar kripto yang dikeluarkan oleh NIST (National Institute of Standard and Technology, Amerika Serikat) menggantikan DES (Data Encryption Standard). Bagian penting ini termasuk bagian paling besar dan paling lama eksekusinya dalam chip kripto AES. Optimasi luas dan waktu eksekusi menjadi masalah matematik yang sangat menarik dan membutuhkan keuletan serta kreativitas perancang dan pengetahuan arsitektur chip. Silahkan melihat spesifikasi rinci di web spesifikasi LSI Design Contest
http://www.ie.u-ryukyu.ac.jp/~wada/design04/spec_e.html

Topik ini juga menjadi tugas project perancangan besar pada kuliah EL4015
Perancangan Sistem VLSI dan EM6021 Perancangan VLSI Lanjut di Teknik Elektro ITB pada semester yang lalu. Peserta kedua kuliah tersebut sangat dianjurkan mengirimkan rancangannya ke LSI Design Contest 2004. Sebagian laporan hasil perancangan “Bagian Subbyte Prosesor Kripto AES Rijndael” dari peserta Kuliah EL4015 dan EM6021 yang memasukkan karyanya ke LSI Design Contest 2004 dapat dilihat di http://ic.vlsi.itb.ac.id/~ssarwono/EM6021/LSI_Design_Contest_2004
Bahan dan makalah penunjang untuk dapat memahami cara implementasi Matematika Hingga (Finite Field, Galois Field untuk Kripto) pada chip (perangkat keras, hardware) yang sangat menawan dapat dilihat di web kuliah EM6021
http://ic.vlsi.itb.ac.id/~ssarwono/EM6021

Tim Garuda ITB, Sarwono Sutikno dan Mahmud Galela beserta Laboratoria Elektronika Teknik Elektro Fakultas Teknologi Industri ITB mengucapkan terima kasih atas segala bantuan dan dukungan Menteri Pendidikan Nasional dan jajarannya, MenNeg RisTek, Medco dan rekan-rekan alumni ITB dan juga ekan-rekan petugas belajar di Jepang terutama di Okinawa. Demikian juga rekan-rekan dipelbagai milis yang telah membantu kami langsung dan tidak langsung pada tim Garuda ITB, kami hanya dapat mengucapkan terima kasih dan kami akan berusaha lebih baik lagi.

Sarwono Sutikno dan Mahmud Galela sekarang sedang mempersiapkan tim lanjutan yang akan membuat chip kripto AES Rijndael lengkap (tidak hanya bagian Subbyte) dan juga sebuah Chip untuk Security (Chip Pengaman) lain sebelum 15 Juli 2004 sehingga dapat disertakan pada University LSI Design Contest 2005 di Shanghai China http://www.aspdac2005.com/eng/cfpart/CFD.txt atau http://www.aspdac2005.com/eng/cfpart/CFD.pdf
Jika hasilnya memuaskan maka chip pengaman (kripto) AES Rijndael tersebut dapat merupakan teroboson baru untuk dunia informasi di Indonesia. Chip Pengaman (kripto) AES adalah salah satu kunci terpenting dalam e-commerce atau e-government dan sekarang Indonesia sangat sulit mendapatkan peralatan atau perangkat pengaman (kripto) dengan tingkat keamanan cukup tinggi.

Kirimkan dukungan ke [email protected] dan [email protected]

  READ MORE >>   Kisah Sukses